Жость откровенная1. Этапы синтеза операционных устройств.
2. Составление содержательной граф-схемы алгоритма операционного устройства. Ос-новные операторы.
3. Язык операционного описания. Описание проводов, шин, комбинационных и реги-стровых операционных элементов. Операции подключения и передачи.
4. Описание операционного устройства на языке операционного описания ЯООС.
5. Использование операционного описания для определения связей между операционными элементами, виды связей.
6. Организация магистральных связей в операционных устройствах и микропроцессор-ных и микропроцессорных вычислителях, понятие протокола обмена информацией.
7. Использование операционного описания для построения операционных автоматов. Пути упрощения структуры и управления операционного автомата.
8. Построение автомата с жёсткой и программируемой логикой. Области применения управляющих автоматов.
9. Последовательность синтеза управляющего автомата с жёсткой логикой, кодирован-ные и отмеченные граф-схемы алгоритмов.
10. Построение управляющего автомата с программируемой логикой управления. Формат микрокоманды. Пути сокращения микрокоманды, горизонтальные и вертикальные микрокоманды.
11. Построение управляющего автомата с принудительной адресацией микрокоманд.
12. Использование операционного описания для построения микропрограммы управляю-щего автомата с принудительной адресацией.
13. Классификация цифровых интегральных схем.
14. Простые программируемые устройства SPLD: программируемые логические матрицы ПЛМ
15. Матричные БИС ПМВ, ПМЛ, ПЗУ. Синтез логических схем на ПЗУ
16. Сложные программируемые устройства CPLD.
17. ПЛИС FPGA.
18. ПЛИС с комбинированной структурой, системы на кристалле.
19. Общие принципы построения вычислителей на микропроцессорах и БИС.
20. Архитектура ЭВМ. Элементы архитектуры. Типы архитектур
21. Регистровая архитектура микропроцессоров. Адресные регистры. Организация стека
22. Регистровая архитектура микропроцессоров. Регистры данных, регистры управления и состояния, прочие регистры
23. Адресные структуры памяти и организация пространства ввода-вывода.
24. Регистровая структура 32-разрядных процессоров
25. Организация памяти систем на основе микропроцессоров 80х86, сегментные регистры
26. Типовые структуры микросистем. Общая шина и её составные части. Унификация раз-рядности шин. Принципы организации программно-управляемых вычислителей.
27. Виды и механизмы адресации в микропроцессоре КР580ВМ80.
28. Построение и выполнение команд пересылки. Команды обмена со стековой памятью.
29. Ввод-вывод, отображаемый на память. Изолированный ввод-вывод. Команды ввода-вывода.
30. Команды обработки данных. Команды сдвига.
31. Команды управления вычислительным процессом. Команды управления процессором.
32. Центральный процессорный элемент, его составные части.
33. Центральный процессорный элемент: регистровая память процессора. Регистры обще-го назначения, адресные регистры.
34. Центральный процессорный элемент: устройство обработки данных.
35. Центральный процессорный элемент: устройство управления. Управляющие сигналы и их классификация.
36. Способы обмена в МП вычислителе.
37. Организация обмена в МП580 во времени.
38. Программно-организуемый обмен в МП вычислителе. Асинхронный обмен. Исполь-зование сигналов готовности и ожидания.
39. Прерывание программ. Классификация прерываний, аппаратные прерывания. Проце-дура прерывания и её организация в МП580 и процессорах 80х86
40. Организация обмена по прерыванию: прерывание с опросом.
41. Организация обмена по прерыванию: прерывание по вектору. Контроллер прерываний
42. Организация обмена в режиме ПДП. Контроллер ПДП. Использование сигналов захвата и подтверждения захвата.
43. Интерфейсы ввода-вывода и их функции. Унификация и стандартизация интерфейсов. Классификация интерфейсов по форматам данных, способам обмена, прямой и условный вввод-вывод. Виды данных, участвующих в обмене.
44. Простые регистровые интерфейсы.
45. Программируемый параллельный интерфейс.
46. Программируемый последовательный интерфейс.
47. Характеристики и структура основной памяти. Покристалльное построение памяти, структура кристалла
48. Иерархическая организация памяти микропроцессорных систем, системы памяти
49. Система буферной, кэш памяти; организация и управление
50. Система виртуальной памяти, страничная и сегментная организация памяти. Управле-ние страничной памятью